TY - GEN
AU - Jasper, Marc
AU - Steffen, Bernhard
AU - Siegel, Stephen F.
TI - Synthesizing realistic verification tasks
KW - LTL
KW - Temporal logics
KW - Synthesis
KW - Property preservation
KW - Error witnesses
KW - Bisimulation checking
KW - Modal contracts
KW - Hard benchmarks
KW - Program verification
KW - HML
KW - Alphabet extension
KW - Benchmark generation
KW - CTL
KW - Modal transition systems
KW - Model checking
KW - Parallel decomposition
PY - 2021-01-01
N2 - Diese Datenquelle enthält auch Bestandsnachweise, die nicht zu einem Volltext führen.
UR - http://slubdd.de/katalog?TN_libero_mab2
ER -
Download citation