%0 Generic
%T Cache memory aware priority assignment and scheduling simulation of real-time embedded systems ; Affectation de priorité et simulation d’ordonnancement de systèmes temps réel embarqués avec prise en compte de l'effet des mémoires cache
%A Tran, Hai Nam
%A Brest
%A Singhoff, Frank
%K Real-time embedded systems
%K Scheduling simulation
%K Systèmes temps réel embarqués
%K Affectation de priorité
%K Priority assignment
%K CRPD
%K Cache memory
%K Simulation d’ordonnancement
%K Mémoire cache
%D 2017-01-23
%X Diese Datenquelle enthält auch Bestandsnachweise, die nicht zu einem Volltext führen.
%U http://slubdd.de/katalog?TN_libero_mab2
Download citation