> Merkliste Sie können Bookmarks mittels Listen verwalten, loggen Sie sich dafür bitte in Ihr SLUB Benutzerkonto ein.
Medientyp: Buch Titel: Logic-timing simulation and the degradation delay model Beteiligte: Bellido, Manuel J. [VerfasserIn]; Chico, Jorge Juan [VerfasserIn]; Valencia, Manuel [VerfasserIn]; Juan, Jorge [Sonstige Person, Familie und Körperschaft] Erschienen: London: Imperial College Pressc 2006 Umfang: XVII, 267 S.; graph. Darst; 24cm Sprache: Englisch ISBN: 1860945899; 9781860945892 RVK-Notation: ZN 5405 : Rechnergestützter Entwurf und Berechnung elektronischer Schaltungen; Simulation Schlagwörter: MOS-FET > VLSI > Zeitabhängigkeit Anmerkungen: Literaturverz. S. 251 - 263