Entwurf, Optimierung und Implementierung gut testbarer Flip-Flops und Scan-Path-Elemente in CMOS-Technik

Media type: Book
Title: Entwurf, Optimierung und Implementierung gut testbarer Flip-Flops und Scan-Path-Elemente in CMOS-Technik
Contributor: Glowacz, Cezary [Author]
Published: Sankt Augustin: Ges. f. Mathematik u. Datenverarbeitung, 1988
Published in: Gesellschaft für Mathematik und Datenverarbeitung: GMD-Studien ; 13800
Extent: 106 S; Ill., graph. Darst
Language: German
ISBN: 3884571389
RVK notation: SI 213 : Gesellschaft für Mathematik und Datenverarbeitung (Bonn): GMD-Mitteilungen
ZN 4960 : MOS-, MIS-Schaltungen (hier auch CTD-Schaltungen; Eimerkettenschaltungen; CMOS-Schaltungen...)
Keywords: CMOS > Bauelement > Test
CMOS-Schaltung > Prüftechnik
CMOS-Schaltung > Test
CMOS-Schaltung > Flip-Flop
Origination:
Footnote: Literaturverz. S. 98 - 101

Bookmarks