• Medientyp: E-Book
  • Titel: Verbessertes virtuelles Prototyping : Mit RISC-V-Fallstudien
  • Beteiligte: Herdt, Vladimir [Verfasser:in]; Große, Daniel [Verfasser:in]; Drechsler, Rolf [Verfasser:in]
  • Erschienen: Cham: Springer International Publishing, 2022.
    Cham: Imprint: Springer Vieweg, 2022.
  • Ausgabe: 1st ed. 2022.
  • Umfang: 1 Online-Ressource(XXIV, 262 S. 93 Abb., 65 Abb. in Farbe.)
  • Sprache: Deutsch
  • DOI: 10.1007/978-3-031-18174-0
  • ISBN: 9783031181740
  • Identifikator:
  • Schlagwörter: Electronic circuits. ; Embedded computer systems. ; Cooperating objects (Computer systems).
  • Entstehung:
  • Anmerkungen:
  • Beschreibung: Einleitung -- Vorbemerkungen -- Eine quelloffene RISC-V-Evaluierungsplattform -- Formale Verifikation von SystemC-basierten Entwürfen mittels symbolischer Simulation -- Abdeckungsgesteuertes Testen für die skalierbare Verifikation von virtuellen Prototypen -- Verifikation von eingebetteten Software-Binärdateien mittels virtueller Prototypen -- Validierung von Firmware-basiertem Power Management mittels virtueller Prototypen -- Korrespondenzanalyse auf Register-Transfer-Ebene -- Fazit -- Index.

    Dieses Buch stellt eine umfassende Reihe von Techniken vor, die alle wichtigen Aspekte eines modernen Virtual Prototype (VP)-basierten Entwurfsablaufs verbessern. Die Autoren legen den Schwerpunkt auf automatisierte formale Verifikationsmethoden sowie auf fortgeschrittene, abdeckungsgeleitete Analyse- und Testtechniken, die auf SystemC-basierte VP und die zugehörige Software (SW) zugeschnitten sind. Die Abdeckung umfasst auch VP-Modellierungstechniken, die sowohl funktionale als auch nicht-funktionale Aspekte behandeln, und beschreibt auch Korrespondenzanalysen zwischen der Hardware- und VP-Ebene, um die auf verschiedenen Abstraktionsebenen verfügbaren Informationen zu nutzen. Alle Ansätze werden ausführlich diskutiert und anhand mehrerer Experimente evaluiert, um ihre Effektivität bei der Verbesserung des VP-basierten Entwurfsablaufs zu demonstrieren. Darüber hinaus legt das Buch einen besonderen Schwerpunkt auf den modernen RISC-V ISA, mit mehreren Fallstudien, die sowohl Aspekte der Modellierung als auch der VP- und SW-Verifikation abdecken. Ermöglicht die Verbesserung aller wichtigen Aspekte eines Virtual Prototype (VP)-basierten Designablaufes. Umfasst automatisierte formale Verifikationsmethoden und fortgeschrittene abdeckungsgeleitete Testverfahren,die auf SystemC-basierte VPs zugeschnitten sind. Beschreibt effiziente, abdeckungsgeleitete Testgenerierungsmethoden für VP-basierte funktionale und nicht-funktionale Software (SW) Analyse und Verifikation. Enthält Korrespondenzanalysen zur Nutzung von Informationen zwischen verschiedenen Abstraktionsebenen. Verwendet mehrere VP- und SW-Verifikationsfallstudien entsprechend der modernen RISC-V ISA. Die Übersetzung wurde mit Hilfe von künstlicher Intelligenz (anhand einer maschinellen Übersetzung durch einen Service von DeepL.com) angefertigt. Da die anschließende Überprüfung hauptsächlich im Hinblick auf inhaltliche Gesichtspunkte erfolgte, kann sich der Text des Buches stilistisch von einer konventionellen Übersetzung unterscheiden. Springer Nature arbeitet bei derPublikation von Büchern kontinuierlich mit innovativen Technologien, um die Arbeit der Autoren zu unterstützen.