• Medientyp: E-Book; Hochschulschrift
  • Titel: High-Level FPGA-Programmierung mit automatisch generierten Netzwerken von Automaten
  • Weitere Titel: Übers. des Hauptsacht.: High-level FPGA programming using automatically generated networks of finite state machines
  • Beteiligte: Manteuffel, Henning [VerfasserIn]; Mayer-Lindenberg, Fritz [Doktorvater]; Schupp, Sibylle [Gutachter]
  • Körperschaft: Technische Universität Hamburg-Harburg, Institut für Rechnertechnologie ; Technische Universität Hamburg-Harburg
  • Erschienen: 2012
  • Umfang: Online-Ressource (PDF-Datei: 209 S., 4819 KB)
  • Sprache: Deutsch
  • Identifikator:
  • Schlagwörter: Architektursynthese > Field programmable gate array > Interprozesskommunikation
  • Entstehung:
  • Hochschulschrift: Hamburg-Harburg, Techn. Univ., Diss., 2012
  • Anmerkungen: Unterschiede zwischen dem gedruckten Dokument und der elektronischen Ressource können nicht ausgeschlossen werden
    Systemvoraussetzungen: Internet-Zugriff, Adobe Acrobat Reader
  • Beschreibung: Aufgrund der steigenden Zahl von Gattern und festverdrahteten Elementen in FPGAs gewinnt die Programmierung auf hochsprachlicher Ebene mit entsprechender Softwareunterstützung immer mehr an Bedeutung. In dieser Arbeit wird die TransC-Sprache eingeführt, in der Programme als Netzwerke von Automaten beschrieben werden. Konzepte für Nebenläufigkeit,Interprozesskommunikation und -synchronisation sowie verschiedene Optimierungstechniken sind dafür entwickelt worden. Desweiteren wird ein Compiler implementiert, der effizienten VHDL-Code erzeugt.

    Due to the increasing number of gates and the integration of hard-wired elements within Field Programmable Gate Arrays (FPGAs), high-level language programmability and tools become more necessary. In this thesis the TransC language is introduced in which programs are coded as networks of finite state machines. Concepts for concurrency,interprocess communication and synchronization are developed and optimization techniques are described. Furthermore, a compiler is implemented that generates efficient VHDL code.
  • Zugangsstatus: Freier Zugang