> Detailanzeige

Zeinolabedin, Seyed Mohammad Ali [VerfasserIn]; Schüffny, Franz Marcus [VerfasserIn]; George, Richard [VerfasserIn]; Kelber, Florian [VerfasserIn]; Bauer, Heiner [VerfasserIn]; Scholze, Stefan [VerfasserIn]; Hänzsche, Stefan [VerfasserIn]; Stolba, Marco [VerfasserIn]; Dixius, Andreas [VerfasserIn]; Ellguth, Georg [VerfasserIn]; Walter, Dennis [VerfasserIn]; Höppner, Sebastian [VerfasserIn]; Mayr, Christian [VerfasserIn]

A 16-Channel Fully Configurable Neural SoC With 1.52 μW/Ch Signal Acquisition, 2.79 μW/Ch Real-Time Spike Classifier, and 1.79 TOPS/W Deep Neural Network Accelerator in 22 nm FDSOI

Literatur-
verwaltung

Zur
Merkliste

Lösche von
Merkliste

Per Whatsapp teilen

Schließen

Merkliste



Sie können Bookmarks mittels Listen verwalten, loggen Sie sich dafür bitte in Ihr SLUB Benutzerkonto ein.
  • Medientyp: E-Artikel
  • Titel: A 16-Channel Fully Configurable Neural SoC With 1.52 μW/Ch Signal Acquisition, 2.79 μW/Ch Real-Time Spike Classifier, and 1.79 TOPS/W Deep Neural Network Accelerator in 22 nm FDSOI
  • Beteiligte: Zeinolabedin, Seyed Mohammad Ali [VerfasserIn]; Schüffny, Franz Marcus [VerfasserIn]; George, Richard [VerfasserIn]; Kelber, Florian [VerfasserIn]; Bauer, Heiner [VerfasserIn]; Scholze, Stefan [VerfasserIn]; Hänzsche, Stefan [VerfasserIn]; Stolba, Marco [VerfasserIn]; Dixius, Andreas [VerfasserIn]; Ellguth, Georg [VerfasserIn]; Walter, Dennis [VerfasserIn]; Höppner, Sebastian [VerfasserIn]; Mayr, Christian [VerfasserIn]
  • Erschienen: New York : IEEE, [2023]
  • Sprache: Englisch
  • DOI: 10.1109/TBCAS.2022.3142987
  • Schlagwörter: Power demand ; System-on-Chip ; Random access memory ; medicine ; technology ; Leistungsbedarf ; Medizin ; Sorting ; Training ; Sortierung ; Echtzeitsysteme ; Technik ; Biologie ; Real-time systems ; System-on-chip ; Arrays ; science-biology ; Speicher mit wahlfreiem Zugriff
  • Entstehung:
  • Anmerkungen: Hinweis: Link zum Artikel der zuerst bei IEEExplore erschienen ist. DOI: 10.1109/TBCAS.2022.3142987
  • Beschreibung: With the advent of high-density micro-electrodes arrays, developing neural probes satisfying the real-time and stringent power-efficiency requirements becomes more challenging. A smart neural probe is an essential device in future neuroscientific research and medical applications. To realize such devices, we present a 22 nm FDSOI SoC with complex on-chip real-time data processing and training for neural signal analysis. It consists of a digitally-assisted 16-channel analog front-end with 1.52 μ W/Ch, dedicated bio-processing accelerators for spike detection and classification with 2.79 μ W/Ch, and a 125 MHz RISC-V CPU, utilizing adaptive body biasing at 0.5 V with a supporting 1.79 TOPS/W MAC array. The proposed SoC shows a proof-of-concept of how to realize a high-level integration of various on-chip accelerators to satisfy the neural probe requirements for modern applications.
  • Zugangsstatus: Freier Zugang
  • Rechte-/Nutzungshinweise: Urheberrechtsschutz